水動力ジェットパック

[Joe WinGberMuehle]は、古いコンピュータに関心があり、ディスクリートのトランジスタからのPerfoard上のコンピュータを構築するための過去の経験があるので、次のプロジェクトQ2は単一のPCB上のPDP8様マイクロコンピュータの完全な実装DEC PDP-8のように、これは12ビットのマシンですが、DECのダイオードトランジスタロジックの代わりに、実質的に小さいQ2は基本的なNMOSアプローチを使用します。また、DECはコアメモリを持っていますが、Q2は、とにかく離散的な2N7002トランジスタで繰り返しのメモリ構造を作りたいのですが 簡単なメーカーの配置のためのSMTコンポーネント PDP-8と同様に、このメーカーはビットシリアルALUを使用しています。これにより、1ビットあたり1ビットあたりのクロックサイクル、すなわち単一のALU操作を必要とすることを犠牲にして、回路をさらに通常のALU構造よりもはるかに小さいことができます。 12クロックサイクルがかかります。この機械では、命令サイクルタイムはとにかく8または32クロックで、最大80 kHzで、それは正確に速い（そしてPDP-8よりも実質的に遅い）ではありませんが非常に小さいです。小さく、完全に形成されています。 メーカーは、1094トランジスタから、10kのプルアップ抵抗を使用して、NMOS構成のロジックを持ちます。これは回路を構築するための高速な方法ではありませんが、非常にコンパクトです。ロジックファンアウトをチェックアウトすることで、[Joe]が大きなファンアウトを持つ領域を特定し、10 Kから1 Kのプルアップ抵抗を最小化しました。 。供給電流は500 mA以下に保たれ、基板をUSBコネクタから電源を供給させることができました。頭いい！ メモリは、2つのバッテリバック6264 SRAMの礼儀があり、4つの12ビットの汎用レジスタは離散トランジスタから構築されています。ボード上のLCDスクリーンは素晴らしいタッチで、プログラムエントリとユーザー入力に使用される「フロントパネル」スイッチを拡張します。フロントパネルのプログラミングスイッチが少し面倒でエラーが発生している場合に備えて、40ピンヘッダが追加されました。 インジケータ付き離散トランジスタD型フリップフロップ最新の回路は2N7002 NMOSに切り替わりました。 プロジェクトの書き込みの観点から、verilogモデルを利用できるようにするには、カスタムメイドのプログラミング言語[Joe]がQ2Lを呼び出して、コンパイラとアセンブラを備えています（錆で書かれています）。 ！ヘビのようなたくさんのクールなデモ。人生のゲームやポンのゲームは、本当に魅力的なタッチを追加してください。素晴らしいもの！ 私たちは長年にわたり類似したプロジェクトの多くを特集しました。これは素晴らしいものです、本当に小さい4ビットの1つと、本当に大きなものです。

[Jelmer]は、最近、動きの途中で彼の古いページャを発見しただけでなく、ページを取得する彼の優れた記憶を解決するのと同じくらい終了することを決定しました。彼はすぐにポケットベルの番号が完全に停止されただけでなく、ポケットベルの数はもはや活動的ではなかったことがわかりました。彼のポケットベルを人生に戻すために、[Jelmer]はPocsag RF Pagerプロトコルをエミュレートする彼自身のOpenwrtベースのポケットベル基地局を開発しました。 [jelmer]ページャを開始して、どのプロトコルが使用されているかを判断するだけでなく、彼のポケットベルを開始しました。すぐに彼はPocsag Pagerプロトコルを実装するデコーダICと同様にRF受信機を発見しました。 [Jelmer]は、スパースPocsagのマニュアルを経て、プロトコルを自分自身を実装するのに十分な情報を組み立てました。 [Jelmer]彼のビルドの頭脳のためにHLK-RM04 WiFiルーターモジュールを利用し、これはSI4432 RFトランシーバを制御するATmegaと協議します。ルータはOpenWRTを実行し、SI4432 ICによって送信されるPOCSAG管理信号を生成します。 [Jelmer]は、この構成を効果的に活用して、マニュアルを持ち上げた数のページ担当者に送信し、将来カスタマイズ可能なアラートを送信するための設定を利用する計画をしています。 [Jelmer]このガジェットを操作することは、常に多くの国で違法である可能性があるため、このプロジェクトに対処する前に地域の頻度の割り当てと法律を検査してください。 Pagerが[Jelmer]の送信機によって初期化された場合の休憩の後にビデオを調べてください。